Aktivnosti u poluprovodničkoj industriji su jedne od najinteresantnijih i najbrže rastućih oblasti u High Tech industriji. Dve prezentacije na ovu temu će se održati u utorak, 14. maja, u Startit Centru Beograd, sa početkom u 18:00 časova.
Elektronske komponente se nalaze gotovo u svakom uređaju: kompjuterima, mobilnim uređajima, komunikacionim uređajima, kućnim aparatima, automobilima i industrijskim mašinama. Proizvodnja elektronskih komponenti, naročiti čipova uključuje proces VLSI dizajna i verifikacije. Svrha ovog meetupa je da podeli stečena znanja i iskustva iz ove oblasti sa inženjerskom zajednicom u Srbiji.
Prvu prezentaciju na temu: UVM IEEE Update — What has changed? će održati Thomas Ziller, aplikacioni inženjer u nemačkoj kompaniji Cadence Design Systems Minhen. S obzirom na to da je kroz prethodne verzije postao opšteprihvaćen među verifikacionim timovima širom sveta, UVM je, bez ikakve dileme, postao najuspešniji verifikacioni standard do danas. Kako bi pomogli inženjerima IEEE Standard Association je standardizovala UVM metodologiju i to u obliku IEEE standarda pod oznakom IEEE 1800.2-2017. Tomas će predstaviti promene koje donosi novi UVM standard i prikazaće kako se te promene odražavaju na razvoj verifikacionih okruženja. Prezentacija će biti održana na engleskom jeziku.
Drugu prezentaciju na temu: Leverage scripts for an efficient verification će održati Miloš Mirosavljević, verifikacioni tim lider u Veriest-u. U toku procesa verifikacije često se javljaju taskovi i/ili operacije koje treba obaviti (najčešće se to radi ručno), a nisu deo ili nisu direktno vezane za verifikaciju. Neki od primera su: rezultati regresije mogu biti smešteni u različite direktorijume (kojih može biti na stotine) i u kojima se nalaze log fajlovi simulacije. Prilično je uobičajeno da verifikacioni inženjeri parsiraju i analiziraju te log fajlove ručno, dok bi mnogo efikasnije bilo da su ti log fajlovi smešteni na jednom mestu ili čak automatski isparsirani. Taj kompletan process, a i mnogi drugi, se mogu automatizovati korišćenjem skriptova. Takvi skriptovi omogućavju korisnicima automatizaciju repetitivnih manualnih taskova i poboljšavaju efikasnost. Iako kreiranje skriptova nije neophodno u procesu verifikacije, a i inicijalno pisanje skriptova zahteva određeno vreme, njihovo pravilno korišćenje svakako može značajno doprineti većoj efiksnosti i kvalitetnijim rezultatima rada verifikacionih inženjera. Ova prezentacija će se održati na srpskom jeziku.
Nakon prezentacije svi su pozvani da se priključe networking delu, koktelu, gde ćete biti u mogućnosti da postavljaju pitanja predavačima, kao i da se upoznaju i popričaju sa kolegama.
Prisustvo na predavanjima je besplatno, uz prijavu putem sledećeg linka. Za sva pitanja i komentare, ili ako biste želeli da govorite na nekom od budućih meetup-a, pišite na info@veriestS.com.